

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**



IPW

PTO/SB/21 (08-03)

Approved for use through 08/30/2003. OMB 0651-0031

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

<b>TRANSMITTAL FORM</b>  (to be used for all correspondence after initial filing)	Application Number	10/709,236	
	Filing Date	04/23/2004	
	First Named Inventor	Cheng-Tung Huang	
	Art Unit		
	Examiner Name		
Total Number of Pages in This Submission	3	Attorney Docket Number	NAUP0464USA

ENCLOSURES (Check all that apply)		
<input checked="" type="checkbox"/> Fee Transmittal Form <input type="checkbox"/> Fee Attached <input type="checkbox"/> Amendment/Reply <input type="checkbox"/> After Final <input type="checkbox"/> Affidavits/declaration(s) <input type="checkbox"/> Extension of Time Request <input type="checkbox"/> Express Abandonment Request <input type="checkbox"/> Information Disclosure Statement <input checked="" type="checkbox"/> Certified Copy of Priority Document(s) <input type="checkbox"/> Response to Missing Parts/Incomplete Application <input type="checkbox"/> Response to Missing Parts under 37 CFR 1.52 or 1.53	<input type="checkbox"/> Drawing(s) <input type="checkbox"/> Licensing-related Papers <input type="checkbox"/> Petition <input type="checkbox"/> Petition to Convert to a Provisional Application <input type="checkbox"/> Power of Attorney, Revocation Change of Correspondence Address <input type="checkbox"/> Terminal Disclaimer <input type="checkbox"/> Request for Refund <input type="checkbox"/> CD, Number of CD(s) _____	<input type="checkbox"/> After Allowance communication to Technology Center (TC) <input type="checkbox"/> Appeal Communication to Board of Appeals and Interferences <input type="checkbox"/> Appeal Communication to TC (Appeal Notice, Brief, Reply Brief) <input type="checkbox"/> Proprietary Information <input type="checkbox"/> Status Letter <input type="checkbox"/> Other Enclosure(s) (please identify below):
<b>Remarks</b>		

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT	
Firm or Individual name	Winston Hsu, Reg. No.: 41,526
Signature	<i>Winston Hsu</i>
Date	5/6/2004

CERTIFICATE OF TRANSMISSION/MAILING			
I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.			
Typed or printed name			
Signature		Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.



PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

# FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

☐ Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT (\$ ) 0.00

**Complete if Known**

Application Number	10/709,236
Filing Date	04/23/2004
First Named Inventor	Cheng-Tung Huang
Examiner Name	
Art Unit	
Attorney Docket No.	NAUP0464USA

**METHOD OF PAYMENT** (check all that apply)☐ Check ☐ Credit card ☐ Money Order ☐ Other ☐ None☒ Deposit Account:Deposit Account Number: 50-0801  
Deposit Account Name: North America International Patent Office

The Director is authorized to: (check all that apply)

☒ Charge fee(s) indicated below ☐ Credit any overpayments☒ Charge any additional fee(s) or any underpayment of fee(s)☐ Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.**FEE CALCULATION****1. BASIC FILING FEE**

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1001 770	2001 385	Utility filing fee	
1002 340	2002 170	Design filing fee	
1003 530	2003 265	Plant filing fee	
1004 770	2004 385	Reissue filing fee	
1005 160	2005 80	Provisional filing fee	
SUBTOTAL (1)			(\$ ) 0.00

**2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE**

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1202 18	2202 9	Claims in excess of 20	
1201 86	2201 43	Independent claims in excess of 3	
1203 290	2203 145	Multiple dependent claim, if not paid	
1204 86	2204 43	** Reissue independent claims over original patent	
1205 18	2205 9	** Reissue claims in excess of 20 and over original patent	
SUBTOTAL (2)			(\$ ) 0.00

\*\*or number previously paid, if greater; For Reissues, see above

**FEE CALCULATION** (continued)**3. ADDITIONAL FEES**

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1051 130	2051 65	Surcharge - late filing fee or oath	
1052 50	2052 25	Surcharge - late provisional filing fee or cover sheet	
1053 130	1053 130	Non-English specification	
1812 2,520	1812 2,520	For filing a request for <i>ex parte</i> reexamination	
1804 920*	1804 920*	Requesting publication of SIR prior to Examiner action	
1805 1,840*	1805 1,840*	Requesting publication of SIR after Examiner action	
1251 110	2251 55	Extension for reply within first month	
1252 420	2252 210	Extension for reply within second month	
1253 950	2253 475	Extension for reply within third month	
1254 1,480	2254 740	Extension for reply within fourth month	
1255 2,010	2255 1,005	Extension for reply within fifth month	
1401 330	2401 165	Notice of Appeal	
1402 330	2402 165	Filing a brief in support of an appeal	
1403 290	2403 145	Request for oral hearing	
1451 1,510	1451 1,510	Petition to institute a public use proceeding	
1452 110	2452 55	Petition to revive - unavoidable	
1453 1,330	2453 665	Petition to revive - unintentional	
1501 1,330	2501 665	Utility issue fee (or reissue)	
1502 480	2502 240	Design issue fee	
1503 640	2503 320	Plant issue fee	
1460 130	1460 130	Petitions to the Commissioner	
1807 50	1807 50	Processing fee under 37 CFR 1.17(q)	
1806 180	1806 180	Submission of Information Disclosure Stmt	
8021 40	8021 40	Recording each patent assignment per property (times number of properties)	
1809 770	2809 385	Filing a submission after final rejection (37 CFR 1.129(a))	
1810 770	2810 385	For each additional invention to be examined (37 CFR 1.129(b))	
1801 770	2801 385	Request for Continued Examination (RCE)	
1802 900	1802 900	Request for expedited examination of a design application	

Other fee (specify) \_\_\_\_\_

\*Reduced by Basic Filing Fee Paid

SUBTOTAL (3) (\$ ) 0.00

**SUBMITTED BY**


(Complete if applicable)

Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature		Date	5/6/2004		

**WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.**

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.




PTO/SB/02B (11-00)  
Approved for use through 10/31/2002. OMB 0651-0032  
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE  
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

## DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:

Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached?	
				YES	NO
092109797	Taiwan R.O.C	04/25/2003	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this  
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 04 月 25 日  
Application Date

申請案號：092109797  
Application No.

申請人：聯華電子股份有限公司  
Applicant(s)

局長  
Director General

蔡練生

發文日期：西元 2004 年 3 月  
Issue Date

發文字號：09320237940  
Serial No.





申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

# 發明專利說明書

一、 發明名稱	中 文	一種量測金屬氧化半導體電晶體之閘極通道長度的方法
	英 文	METHOD OF MEASURING A GATE CHANNEL LENGTH OF A METAL-OXIDE SEMICONDUCTOR TRANSISTOR
二、 發明人 (共4人)	姓 名 (中文)	1. 黃正同 2. 林勝豪
	姓 名 (英文)	1. Huang, Cheng-Tung 2. Lin, Sheng-Hao,
	國 籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW
	住居所 (中 文)	1. 高雄市前金區自立橫路56巷2號 2. 新竹縣竹北市建國街三十五號七樓
	住居所 (英 文)	1. No. 2, Lane 56, Tzu Li Heng Rd., Chien Chin Ward, Kao-Hsiung City, Taiwan, R.O.C. 2. 7F, No. 35, Chien-Kuo St., Chu-Pei City, Hsin-Chu Hsien, Taiwan, R.O.C.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 聯華電子股份有限公司
	名稱或 姓 名 (英文)	1. UNITED MICROELECTRONICS CORP.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 新竹科學工業園區新竹市力行二路三號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 3, Li-Hsin Road 2, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人 (中文)	1. 曹興誠
代表人 (英文)	1. Tsao, Hsing-Cheng	




申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	
	英 文	
二、 發明人 (共4人)	姓 名 (中 文)	3. 李 年 中 4. 盛義忠
	姓 名 (英 文)	3. Li, Nien-Chung 4. Sheng, Yi-Cheng
	國 籍 (中 英 文)	3. 中 華 民 國 TW 4. 中 華 民 國 TW
	住 居 所 (中 文)	3. 新竹市光復路四八五巷六弄七號六樓 4. 新竹市水利路四十六巷三十一弄二十五號
	住 居 所 (英 文)	3. 6F, No. 7, Alley 6, Lane 485, Kuang-Fu Rd., Hsin-Chu City, Taiwan, R.O.C. 4. No. 25, Alley 31, Lane 46, Shui-Li Rd., Hsin-Chu City, Taiwan,
三、 申請人 (共1人)	名稱或 姓 名 (中 文)	R. O. C.
	名稱或 姓 名 (英 文)	
	國 籍 (中 英 文)	
	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代 表 人 (中 文)	
	代 表 人 (英 文)	



四、中文發明摘要 (發明名稱：一種量測金屬氧化半導體電晶體之閘極通道長度的方法)

本發明係提供一種量測金屬氧化半導體電晶體之閘極通道長度的方法。首先於二 MOS電晶體之第一以及第二閘極上分別施加一預定電壓，接著量測該第一 MOS電晶體之一第一反轉閘極漏電流 (inverse gate leakage) 與該第二 MOS電晶體之一第二反轉閘極漏電流。最後利用該第一與第二反轉閘極漏電流、該第一與第二閘極之通道寬度、該第一閘極之通道長度以及一預定關係式，計算出該第二閘極之通道長度。

五、(一)、本案代表圖為：第三圖

(二)、本案代表圖之元件代表符號簡單說明

30	矽基底	32	第一區域
34	第二區域	36	第一 MOS電晶體
38	第二 MOS電晶體	40	第一閘極氧化層

六、英文發明摘要 (發明名稱：METHOD OF MEASURING A GATE CHANNEL LENGTH OF A METAL-OXIDE SEMICONDUCTOR TRANSISTOR)

A predetermined voltage is applied respectively on a first gate of a first metal-oxide semiconductor (MOS) transistor with a known channel length and a second gate of a second MOS transistor with an unknown channel length. A first inverse gate leakage current of the first MOS transistor and a second inverse gate leakage current of the second MOS transistor are then




四、中文發明摘要 (發明名稱：一種量測金屬氧化半導體電晶體之閘極通道長度的方法)

42 第二閘極氧化層 44 第一閘極

46 第二閘極

六、英文發明摘要 (發明名稱：METHOD OF MEASURING A GATE CHANNEL LENGTH OF A METAL-OXIDE SEMICONDUCTOR TRANSISTOR)

measured. By using the first and second inverse gate leakage currents, the channel widths of the first and the second gates, the channel length of the first gate and an equation, the channel length of the second gate is obtained.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得，不須寄存。



## 五、發明說明 (1)


### 發明所屬之技術領域

本發明係提供一種量測金屬氧化半導體電晶體 (metal-oxide semiconductor transistor, MOS transistor) 之閘極通道長度的方法，尤指一種藉由量測一已知閘極通道長度之金屬氧化半導體電晶體的反轉閘極漏電流 (inverse gate leakage) 並利用一預定關係式，進而計算出一未知閘極通道長度之金屬氧化半導體電晶體之閘極通道長度的方法。

### 先前技術

隨著超大型積體電路 (very large scale integration, VLSI) 的發展，耗電量較少且適合高積集度 (integration) 的金屬氧化半導體 (metal-oxide-semiconductor, MOS) 電晶體，已廣泛地被應用在半導體製程中。標準的 MOS 電晶體包含有一個閘極 (gate)，以及兩個位於電容器兩側且電性與矽基底相反的半導體區，稱為源極 (source) 與汲極 (drain)，而閘極主要結構則係由一閘極氧化層 (gate oxide) 以及一閘極導電層所組成。在閘極加入適當偏壓的情形下，MOS 電晶體可以視為電路中一種固態的開關 (switch)，用來控制電流的導通。



在 MOS 電晶體製程中，為維持產品品質的穩定，須針



## 五、發明說明 (2)

對所生產之元件不斷進行測試。通常在進行各項製程的同時，亦會採用一些相對應之測試的步驟，例如在半導體的製作過程中，大多會於兩 IC 晶片 (die) 間之切割道區域設置複數個測試鍵 (test key)，用來製作一些測試用之 MOS 電晶體等元件或沉積層，然後藉由測量該等測試鍵上之測試用之 MOS 電晶體等元件或沉積層的各項規格、品質與功能是否正常，以有效控制產品品質及良率。而隨著半導體製程的日益精密複雜，精確計算 MOS 電晶體的閘極通道長度已成為半導體技術研究的重要領域，原因無他，只有在精確地量測出 MOS 電晶體的閘極通道長度，才負更精確地探討並推導出 MOS 電晶體的其他相關電性特性。因此閘極通道長度不僅可以作為半導體製程的參考指標，更是電腦輔助設計軟體 (computer aided design, CAD) 模擬電晶體操作結果的重要依據之一。

習知量測 MOS 電晶體之閘極通道長度的方法，通常係使用一電子式掃描顯微鏡 (scanning electron microscope, SEM) 或一穿透式電子顯微鏡 (Transmission Electron Microscopy, TEM) 作為量測工具。然而半導體產業歷經長期以來的發展，各項製程的製程線寬亦隨之縮小，甚至業已逼近電子式掃描顯微鏡或穿透式電子顯微鏡之參考比例尺的最小精確度，進而導致藉由電子式掃描顯微鏡或穿透式電子顯微鏡所量測而得的 MOS 電晶體之閘極通道長度，經常產生足以造成產品電性不符規格







### 五、發明說明 (3)

的誤差，連帶造成後段各項製程良率亦同時降低。因此，如何找出一種可更精確求出 MOS 電晶體之閘極通道長度的方法，實為一刻不容緩的重要課題。

#### 發明內容

因此本發明之主要目的在於提供一種量測金屬氧化半導體電晶體 (metal-oxide semiconductor transistor, MOS transistor) 之閘極通道長度的方法，以解決上述習知量測方法中，因使用電子式掃描顯微鏡 (scanning electron microscope, SEM) 或穿透式電子顯微鏡 (Transmission Electron Microscopy, TEM) 而造成誤差的問題。

在本發明的最佳實施例中，係先定義矽基底表面以一第一區域與一第二區域，該第一區域係設於該矽基底表面之切割道內或測試區 (test key) 內，而該第二區域則係設於該矽基底表面之主動區域內。接著於該第一區域上形成一第一金屬氧化半導體電晶體，且該第一金屬氧化半導體電晶體具有一第一閘極，並於該第二區域上形成一第二金屬氧化半導體電晶體，且該第二金屬氧化半導體電晶體具有一第二閘極。之後於該第一閘極以及該第二閘極上分別施加一預定電壓，並量測該第一金屬氧化半導體電晶體之一第一反轉閘極漏電流 (inverse





#### 五、發明說明 (4)

gate leakage) 與該第二金屬氧化半導體電晶體之一第二反轉閘極漏電流。最後再利用該第一反轉閘極漏電流、該第二反轉閘極漏電流、該第一閘極之通道寬度、該第二閘極之通道寬度、該第一閘極之通道長度以及一預定關係式，計算出該第二閘極之通道長度。

由於本發明之量測方法係利用當該第一閘極氧化層與該第二閘極氧化層之均勻度及成份均相同，並具有一小於 20 埃 (angstrom) 之相同厚度時，其所產生於該第一閘極以及該第二閘極之電通量將相等的原理，於量測時應該預定電壓而分別於該第一閘極以及該第二閘極所產生之該第一反轉閘極漏電流與該第二反轉閘極漏電流後，以該預定關係式求出該第二閘極之通道長度，因此可更精確求出該第二閘極之通道長度，降低習知以一電子式掃描顯微鏡或一穿透式電子顯微鏡測量 MOS 電晶體之閘極通道長度的方法所造成的誤差，進而確保後續各段製程之良率。

#### 實施方式

請參考圖一至圖三，圖一至圖三為本發明量測一金屬氧化半導體電晶體 (metal-oxide semiconductor transistor, MOS transistor) 之閘極通道長度的方法示意圖。如圖一所示，矽基底 30 表面可區分為一第一區



#### 五、發明說明 (5)

域 32 以及一第二區域 34。其中，第一區域 32 係設於矽基底 30 表面之測試區 (test key area) 或切割道 (scribe line area) 內，而第二區域 34 則係設於矽基底 30 表面之主動區域內。

如圖二所示，首先於矽基底 30 表面之第一區域 32 上與第二區域 34 上，分別形成一第一金屬氧化半導體電晶體 36 與一第二金屬氧化半導體電晶體 38。其中，第一金屬氧化半導體電晶體 36 與一第二金屬氧化半導體電晶體 38 可同時形成於同一黃光蝕刻製程中，而第一金屬氧化半導體電晶體 36 具有一第一閘極氧化層 40 以及一形成於第一閘極氧化層 40 上方之第一閘極 44，第二金屬氧化半導體電晶體 38 則具有一第二閘極氧化層 42 以及一形成於第二閘極氧化層 42 上方之第二閘極 46。此外，第一閘極氧化層 40 與第二閘極氧化層 42 之均勻度、成份及品質均相同，並具有一小於 20 埃 (angstrom) 之相同厚度，而第一閘極氧化層 40 與第二閘極氧化層 42 之相對兩側另可分別形成有第一金屬氧化半導體電晶體 36 與第二金屬氧化半導體電晶體 38 的汲極與源極 (未顯示)。

如圖三所示，接著於第一閘極 44 以及第二閘極 46 上分別施加一預定電壓  $V$ ，並量測因應預定電壓  $V$ ，而分別於第一閘極 44 以及第二閘極 46 所產生之一第一反轉閘極漏電流 (inverse gate leakage current) 與一第二反



#### 五、發明說明 (6)

轉閘極漏電流。當第一金屬氧化半導體電晶體 36 以及第二金屬氧化半導體電晶體 38 皆為 P 型之金屬氧化半導體電晶體 (PMOS transistor) 時，預定電壓  $V$  係為一小於 -2 伏特 (volt) 之負壓；反之，當第一金屬氧化半導體電晶體 36 以及第二金屬氧化半導體電晶體 38 皆為 N 型之金屬氧化半導體電晶體 (NMOS transistor) 時，預定電壓  $V$  則為一大於 2 伏特 (volt) 之正壓。

如前所述，第一閘極氧化層 40 與第二閘極氧化層 42 具有一相同厚度，且此一厚度係小於 20 埃



angstrom)，因此當施加預定電壓  $V$  於第一閘極 44 以及第二閘極 46 時，產生於第一閘極 44 以及第二閘極 46 之電通量將相等。而電通量係為反轉閘極漏電流與閘極面積之比值，因此可得到下列之關係式 (1)：

$$I_{g1} / (W \times L_1) = I_{g2} / (W \times L_2) \quad (1)$$

其中  $I_{g1}$  與  $I_{g2}$  分別為該第一反轉閘極漏電流與該第二反轉閘極漏電流；

$W$  與  $W$  分別為第一閘極 44 與第二閘極 46 之寬度；以及  $L$  與  $L$  分別為第一閘極 44 與第二閘極 46 之長度。

由於在現行的半導體製程中，通道寬度均遠大於通道長度，而且亦遠大於電子式掃描顯微鏡或穿透式電子





#### 五、發明說明 (7)


顯微鏡之參考比例尺的最小精確度，所以本發明之方法只需將形成於矽基底 30 表面之測試區或切割道內的第一金屬氧化半導體電晶體 36 之第一閘極 44 之通道寬度暨通道長度，以及第二金屬氧化半導體電晶體 38 之第二閘極 46 的通道寬度設計成大於電子式掃描顯微鏡或穿透式電子顯微鏡之參考比例尺的最小精確度，便可以利用準確的圖案轉移並配合電子式掃描顯微鏡或穿透式電子顯微鏡來實際的量測第一閘極 44 之通道寬度暨通道長度以及第二閘極 46 之通道寬度的精確值。然後本發明便得以利用已知的該第一反轉閘極漏電流、該第二反轉閘極漏電流、第一閘極 44 之通道寬度、第二閘極之通道寬度 46、第一閘極 44 之通道長度以及關係式 (1)，來精確地計算出第二閘極 46 之通道長度。本發明之方法在 0.13 微米以下的製程中，尤顯其重要性。

相較於習知以一電子式掃描顯微鏡 (scanning electron microscope, SEM) 或一穿透式電子顯微鏡 (Transmission Electron Microscopy, TEM) 測量 MOS 電晶體之閘極通道長度的方法，本發明係利用當第一閘極氧化層 40 與第二閘極氧化層 42 之均勻度及成份均相同，並具有一小於 20 埃 (angstrom) 之相同厚度時，產生於第一閘極 44 以及第二閘極 46 之電通量將相等的原理，於量測因應預定電壓  $V$  而分別於第一閘極 44 以及第二閘極 46 所產生之該第一反轉閘極漏電流與該第二反轉閘極漏電

#### 五、發明說明 (8)

流後，以關係式(1)求出第二閘極46之通道長度，進而以此求出之第二閘極46之通道長度的數據與由電子式掃描顯微鏡或穿透式電子顯微鏡所測量而得之數據相印證，而更精確求出第二閘極46之通道長度，故可降低於量測過程所產生之誤差，確保後續各段製程之良率。

以上所述僅本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。



## 圖式簡單說明

### 圖示之簡單說明

圖一至圖三為本發明量測一金屬氧化半導體電晶體之閘極通道長度的方法示意圖。

### 圖示之符號說明

30	矽基底	32	第一區域
34	第二區域	36	第一 MOS電晶體
38	第二 MOS電晶體	40	第一閘極氧化層
42	第二閘極氧化層	44	第一閘極
46	第二閘極		



六、申請專利範圍

1. 一種量測一矽基底表面之一金屬氧化半導體電晶體 (metal-oxide semiconductor transistor, MOS transistor) 之閘極通道長度的方法，該方法包含有下列步驟：

於該矽基底表面之一第一區域上形成一第一金屬氧化半導體電晶體，且該第一金屬氧化半導體電晶體具有一第一閘極；


於該矽基底表面之一第二區域上形成一第二金屬氧化半導體電晶體，且該第二金屬氧化半導體電晶體具有一第二閘極；

於該第一閘極以及該第二閘極上分別施加一預定電壓；

量測該第一金屬氧化半導體電晶體之一第一反轉閘極漏電流 (inverse gate leakage) 與該第二金屬氧化半導體電晶體之一第二反轉閘極漏電流；以及

利用該第一反轉閘極漏電流、該第二反轉閘極漏電流、該第一閘極之通道寬度、該第二閘極之通道寬度、該第一閘極之通道長度以及一預定關係式，計算出該第二閘極之通道長度。

2 如申請專利範圍第1項之方法，其中該第一閘極以及該第二閘極均另各包含有一第一閘極氧化層以及一第二閘極氧化層，且該第一閘極氧化層與第二閘極氧化層之厚度相同。





#### 六、申請專利範圍

3. 如申請專利範圍第2項之方法，其中該第一閘極氧化層與第二閘極氧化層之厚度均小於20埃（angstrom）。
4. 如申請專利範圍第1項之方法，其中該第一金屬氧化半導體電晶體以及該第二金屬氧化半導體電晶體皆為P型之金屬氧化半導體電晶體（PMOS transistor）。
5. 如申請專利範圍第4項之方法，其中該預定電壓係為一小於-2伏特（volt）之負壓。
6. 如申請專利範圍第1項之方法，其中該第一金屬氧化半導體電晶體以及該第二金屬氧化半導體電晶體皆為N型之金屬氧化半導體電晶體（NMOS transistor）。
7. 如申請專利範圍第6項之方法，其中該預定電壓係為一大於2伏特（volt）之正壓。
8. 如申請專利範圍第1項之方法，其中該預定關係式為：
$$\left[ \frac{\text{該第一反轉閘極漏電流}}{(\text{該第一閘極之通道寬度} \times \text{該第一閘極之通道長度})} \right] = \left[ \frac{\text{該第二反轉閘極漏電流}}{(\text{該第二閘極之通道寬度} \times \text{該第二閘極之通道長度})} \right]。$$

#### 六、申請專利範圍

9. 如申請專利範圍第1項之方法，其中該第一區域係設於該矽基底表面之切割道內，該第二區域係設於該矽基底表面之主動區域內。

10. 如申請專利範圍第1項之方法，其中該第一區域係設於該矽基底表面之測試區 (test key) 內。

11. 一種量測一矽基底表面之一金屬氧化半導體電晶體 (MOS transistor) 之閘極通道長度的方法，該方法包含有下列步驟：


於該矽基底表面之一第一區域以及一第二區域上各形成一已知通道長度與通道寬度之第一閘極以及一未知通道長度但已知通道寬度之第二閘極；

於該第一閘極以及該第二閘極上分別施加一預定電壓；以及

量測該第一閘極之一第一反轉閘極漏電流 (inverse gate leakage) 與該第二閘極之一第二反轉閘極漏電流；

其中該第二閘極之通道長度等於【(該第二反轉閘極漏電流 × 該第一閘極之通道寬度 × 該第一閘極之通道長度) ÷ (該第一反轉閘極漏電流 × 該第二閘極之通道寬度)】。

12. 如申請專利範圍第11項之方法，其中該第一閘極以



#### 六、申請專利範圍

及該第二閘極均另各包含有一第一閘極氧化層以及一第二閘極氧化層，且該第一閘極氧化層與第二閘極氧化層之厚度相同。

13. 如申請專利範圍第12項之方法，其中該第一閘極氧化層與第二閘極氧化層之厚度均小於20埃 (angstrom)。


14. 如申請專利範圍第11項之方法，其中該第一閘極以及該第二閘極分別為一P型之金屬氧化半導體電晶體 (PMOS transistor) 的閘極。

15. 如申請專利範圍第14項之方法，其中該預定電壓係為一小於-2伏特 (volt) 之負壓。

16. 如申請專利範圍第11項之方法，其中該第一閘極以及該第二閘極分別為一N型之金屬氧化半導體電晶體 (NMOS transistor) 的閘極。

17. 如申請專利範圍第16項之方法，其中該預定電壓係為一大於2伏特 (volt) 之正壓。


18. 如申請專利範圍第11項之方法，其中該第一區域係設於該矽基底表面之切割道內，該第二區域係設於該矽





六、申請專利範圍

基底表面之主動區域內。



19. 如申請專利範圍第11項之方法，其中該第一區域係設於該矽基底表面之測試區(test key)內。








圖一



圖二



圖三


第 1/19 頁




第 1/19 頁




第 2/19 頁




第 3/19 頁




第 3/19 頁




第 4/19 頁



第 5/19 頁



第 6/19 頁




第 6/19 頁




第 7/19 頁



第 7/19 頁



第 8/19 頁




第 8/19 頁




第 9/19 頁



第 9/19 頁




第 10/19 頁







第 10/19 頁




第 11/19 頁



第 11/19 頁




第 12/19 頁



第 12/19 頁




第 13/19 頁




第 14/19 頁




第 15/19 頁




第 16/19 頁



第 17/19 頁



第 18/19 頁



第 19/19 頁

